Integration of ultrathin silicon chips

• Integration von ultradünnen Siliziumchips

Hungar, Kaspar; Mokwa, Wilfried (Thesis advisor)

Aachen : Publikationsserver der RWTH Aachen University (2009)
Doktorarbeit

Aachen, Techn. Hochsch., Diss., 2009

Kurzfassung

In der Arbeit wird das mechanische Verhalten ultradünner Siliziumchips beim Umschmelzen der Gold/Zinn-Löt-Bumps sowie beim Flip-Chip-Löten auf Polyimidfolien untersucht. Die durchgeführten Untersuchungen stellen einen Beitrag zur Lösung der Fragestellung, wie extrem dünne Chips auf ein flexibles Substrat aufgelötet werden können, um so ein flexibles Gesamtsystem zu erhalten. Es wurden Silizium-Testchips mit Dicken von 3.5 bis 45 µm mit Hilfe des Dicing-by-Thinning-Verfahrens (DbyT-Verfahren) hergestellt. Dabei werden von der Vorderseite mittels Plasma und Fotolackmaske Gräben entlang der gewünschten Chipkanten in den Siliziumwafer geätzt. Es folgt das rückseitige Dünnen (mittels Läppen, Chemo-Mechanischem-Polieren und Nassätzen) bis die Gräben der Vorderseite erreicht werden, was zur Vereinzelung der Chips führt. Die Siliziumwafer wurden vor dem DbyT-Prozess mit galvanischen Goldleiterbahnen und Lotbumps, bestehend aus einem Gold-Sockel, einer Nickel-Diffusionssperrschicht und einem Gold-Zinn-Lotstapel, versehen. Entsprechende komplementäre Strukturen wurden auch auf 5 µm dicken Polyimidfolien hergestellt, welche später als Substrate dienten. Im Vordergrund stehen die beobachteten und nach der Finite-Elemente-Methode (FEM) an einem verkleinerten Modell simulierten Deformationen im Silizium. Es werden globale (auf Chip-Ebene) wie auch lokale (auf Bump-Ebene) Deformationen untersucht und angepasste FEM-Modelle mit der Simulationssoftware ANSYS 11.0 entwickelt. Da sich die resultierenden Deformationen aus der Prozesshistorie insgesamt ergeben, wurden in den Modellen sowohl mechanische Spannungen in den galvanisch abgeschiedenen Schichten, als auch Verbiegungseffekte während der Hochheiz- und Abkühlphase des Umschmelz- und Lötprozesses berücksichtigt. Durch den Einsatz einer linienförmigen Lotgeometrie in einigen Testchips konnte die Orientierung der Verbiegungen gezielt beeinflusst bzw. verstärkt werden, so dass Verbiegungen sogar während des Lötprozesses quantitativ und temperaturabhängig erfasst werden konnten. Diese Daten und deren Abhängigkeit von der Siliziumdicke und der Geometrievariation der Lotbumps konnten dazu genutzt werden, das hauptsächlich auf Literatur-Materialdaten beruhende Modell soweit zu verbessern, dass meist eine gute Übereinstimmung zwischen den simulierten und gemessenen Deformationen erreicht wurde. Im Besonderen konnte gezeigt werden, dass die anisotropen mechanischen Eigenschaften von Silizium bei "dickeren" Chips die Lage der Biegeachse dominieren, während bei sehr dünnen Chips die metallischen Strukturen hierbei zunehmend an Bedeutung gewinnen. Weiterhin konnte gezeigt, dass bei geeigneter Wahl der Schichtdicken des Siliziums und der aufgebrachten Metallstrukturen und bei Anpassung des Designs, global gesehen verbiegunsfreie umgeschmolzene Chips hergestellt werden können. Dadurch kann das Handling in anschließenden Prozessen stark vereinfacht werden.

Einrichtungen

• Lehrstuhl für Werkstoffe der Elektrotechnik I und Institut für Werkstoffe der Elektrotechnik [611510]